(19)日本国特許庁 (JP)

(12)公開特許公報 (A)

(11)特許出願公開番号

特開平10-255409

(43)公開日 平成10年(1998)9月25日


(51) Int. Cl. 6	識別記号	庁内整理番号	F I	技術表示箇所
G11B 20/14	351		G11B 20/14	351 A
20/18	5 2 2		20/18	5 2 2 C
	572			572 C
				572 F
			審査請求	未請求 請求項の数 9 OL (全15頁)
(21)出願番号	特願平9-582	0 0	(71)出願人	0 0 0 0 0 2 1 8 5
				ソニー株式会社
(22)出願日	平成9年(199	7) 3月13日		東京都品川区北品川 6 丁目 7 番 3 5 号
			(72)発明者	原 雅明
				東京都品川区北品川6丁目7番35号 ソ
				二一株式会社内
			(72)発明者	永喜多 洋樹
				東京都品川区北品川6丁目7番35号 ソ
				二一株式会社内
			(74)代理人	弁理士 多田 繁範
	•			
			I	

(54) 【発明の名称】データ再生装置、データ伝送方法、データ伝送装置及びデータ記録媒体

(57)【要約】

【課題】光ディスク装置、光磁気ディスク装置等のディスク装置、さらにはディジタル通信装置等に適用してビットスリップによるデータの誤りを低減する。

【解決手段】再生信号RFを識別するタイミングのずれを検出し、このずれ検出結果BSに基づいてデータの欠落及び又は増加を検出する。



【特許請求の範囲】

【請求項1】入力信号に対して、前記入力信号より生成 したクロックの位相のずれを検出して、位相誤差検出結 果を出力する位相誤差検出手段と、

1

前記位相誤差検出結果に基づいて、前記入力信号より生成した入力データについて、データの欠落及び又は増加を示すビットスリップ検出信号を出力する判定手段とを備えることを特徴とするデータ再生装置。

【請求項2】前記入力データに介挿された同期データの タイミングを検出して、タイミング検出信号を出力する 同期検出手段と、

前記タイミング検出信号間の前記入カデータのデータ数 をカウントして、データカウント値を出力するデータカ ウント手段と、

前記データカウント値及び前記ビットスリップ検出信号に基づいて、前記タイミング検出信号間の前記入力データのデータ数が所定値になるように、前記入力データのデータ数を補正するデータ数補正手段とを備えることを特徴とする請求項1に記載のデータ再生装置。

【請求項3】前記位相誤差検出手段は、

前記クロックより周波数の高い高速クロックを基準にして、前記クロックの周期を時間計測して前記位相誤差検出結果を生成することを特徴とする請求項1に記載のデータ再生装置。

【請求項4】前記判定手段は、

前記位相誤差検出結果の変化を検出する変化検出手段 と

前記変化検出手段の検出結果と、所定の基準値とを比較して、前記ピットスリップ検出信号を出力する比較手段とを有することを特徴とする請求項1に記載のデータ再生装置。

【請求項5】前記判定手段は、

前記位相誤差検出結果と、所定の基準値とを比較して、 前記ピットスリップ検出信号を出力する比較手段とを有 することを特徴とする請求項1に記載のデータ再生装 層。

【請求項6】前記データ数補正手段は、

前記入力データを所定時間遅延して出力するFIFO と、

前記FIFOの動作を制御するFIFO制御手段とを有 40 し、

前記FIFO制御手段は、

前記データカウント値及び前記ビットスリップ検出信号に基づいて、同一データを繰り返し出力するように、又は連続する入力データの入力を一時中止するように、前記FIFOの動作を制御することにより、前記入力データのデータ数を補正することを特徴とする請求項2に記載のデータ再生装置。

【請求項7】伝送に供するデータを所定のブロック単位 に分割し、各ブロックの前後にタイミング検出用の基準 50

データを配置して伝送することを特徴とするデータ伝送 方法。

【請求項8】伝送に供するデータを所定のブロック単位 に分割し、各ブロックの前後にタイミング検出用の基準 データを配置して送出することを特徴とするデータ伝送 装置。

【請求項9】記録に供するデータを所定のブロック単位 に分割し、各ブロックの前後にタイミング検出用の基準 データを配置して記録したことを特徴とするデータ記録 媒体。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、データ再生装置、データ伝送方法、データ伝送装置及びデータ記録媒体に関し、例えば光ディスク装置、光磁気ディスク装置等のディスク装置、さらにはディジタル通信装置等に適用することができる。本発明は、再生信号を識別するタイミングのずれを基準にしてデータの欠落及び又は増加を検出すること等により、ビットスリップによる再生データの誤りを低減する。

[0002]

20

30

【従来の技術】従来、光ディスク装置等のデータ再生装置では、伝送路を介して入力される入力信号よりクロックを再生した後、このクロックを基準にして入力信号を処理することにより、伝送されたデータを再生するようになされている。

【0003】すなわち光ディスク等においては、図11に示すようなセクタ構造によりデータが記録される。ここで各セクタは、先頭にPLL同期用の基準データVFOが割り当てられ、この基準データVFOを基準にしてPLL回路により再生クロックを生成できるようになされている。さらにセクタは、続いてタイミング検出用の同期パターンSYNCが割り当てられ、この同期パターンSYNCによりデータ記録開始位置を検出できるようになされている。続いてセクタは、タイミング検出用の同期パターンRESYNCを間に挟んで、所定データ量だけ所望のデータが割り当てられる。

【0004】図12は、光ディスク装置を示すブロック図であり、この光ディスク装置1は、図11に示したようなセクタ構造により光ディスクに記録されたデータを再生する。すなわち光ディスク装置1においては、光ピックアップより出力される再生信号RFを再生データ検出回路2に入力し、ここで再生クロックCK及び再生データD1を再生する。

【0005】ここで図13に示すように、再生データ検出回路2は、再生信号RFを等化器3に入力して波形等化する。続くコンパレータ4は、所定のしきい値を基準にして、この等化器3より出力される再生信号RFを2値化し、その結果得られる2値化信号S1を出力する。PLL回路5は、この2値化信号S1を基準にして動作

することにより、各セクタの先頭に記録された基準データVFOに同期した再生クロックCKを出力する。ラッチ回路6は、この再生クロックCKを基準にして2値化信号S1を順次ラッチし、これにより再生データD1を出力する。

【0006】クロック乗せ換え回路7(図12)は、再生クロックCKを基準にして再生データDKを順次取り込んだ後、内部クロックSCKに同期したタイミングにより出力し、これにより再生クロックCKに同期した再生データD1を、内部クロックSCKに同期した再生データD2に変換する。

【0007】同期検出回路8は、この再生データD2より同期パターンを検出する。すなわち図14に示すように、同期検出回路8は、シフトレジスタ9に再生データD2を受け、この再生データD2を同期コード10に対応するパラレルデータにより順次比較器11に出力する。さらにシフトレジスタ9は、この比較器11に出力するピットパラレルのデータのうち、所定ピットのデータD3を続く記録変調デコーダ13に出力する。比較器11は、このシフトレジスタ9より出力されるパラレルデータと同期コード10とを比較し、同期コード10とパラレルデータが一致すると、一致信号S3を出力する。これにより比較器11は、再生データD2より同期パターンを検出し、一致信号S3により同期パターンが検出されたタイミングを出力する。

【0008】記録変調デコーダ12(図12)は、この一致信号S3のタイミングを基準にして、順次同期検出回路8より出力されるパラレルデータD3を取り込むことにより、再生データD2を元のパラレルデータにより取り込む。さらに記録変調デコーダ12は、この取り込 30んだデータを復調して出力する。

【0009】 ECCデコーダ13は、記録変調デコーダ12より出力されるパラレルデータを誤り訂正処理して出力する。これにより光ディスク装置1では、このECCデコーダ13の出力データを外部機器等に出力するようになされている。

【0010】これに対して図15は、ビタビ復号回路等のディジタル識別器17を適用した再生データ検出回路を示すブロック図である。この再生データ検出回路15は、図13について上述した再生データ検出回路2に代40えて適用される。なおこの図15において、図13と共通の構成は対応する符号を付して示し、重複した説明は省略する。

【0011】すなわちこの再生データ検出回路15において、アナログディジタル変換回路(A/D)16は、PLL回路5より出力される再生クロックCKを基準にして、再生信号RFをアナログディジタル変換処理し、ディジタル再生信号SDを出力する。ディジタル識別器17は、例えばビタビ復号の手法を適用してディジタル再生信号SDより再生データD1を生成して出力する。

これにより光ディスク装置1では、図13について上述したようなしきい値との比較により、又は図15に示すディジタル識別器17により、順次入力される再生信号RFを再生クロックCKを基準にして処理して、光ディスクに記録されたデータを再生するようになされている。

[0012]

【発明が解決しようとする課題】ところでこの種の光ディスク装置1において、ECCデコーダ13に入力される再生データD3に含まれる誤りは、その発生原因より2種類に分類することができる。そのうちの1つは、記録媒体、光ピックアップ等で発生するランダムノイズにより発生する1ビット単位のランダムなエラー(以下ランダムエラーと呼ぶ)である。また残る1つは、記録媒体の欠陥等により発生するバースト状のエラー(以下バーストエラーと呼ぶ)である。

【0013】 このうちのランダムエラーは、誤りの発生 したビットが含まれる1バイトのデータだけが誤りにな

【0014】これに対してパーストエラーは、PLL回路5において正しいタイミングで再生クロックを生成することが困難になる場合があり、これにより正しいビット数に対して再生データD3のピット数が変化する場合がある(以下このピット数の変化をピットスリップと呼ぶ)。このビットスリップが発生すると、光ディスク装置1では、ビットスリップの発生したデータだけでなく、このビットスリップの発生したブロック内において、正しくデータ再生することが困難になる。

【0015】RLL(1,7)変調した後、NRZI変 換処理して光ディスクに記録したデータを再生してシュ ミレーションした結果、図16に示すような再生結果を 得ることができた。なお再生にはビタビ復号回路を用い た。ここでDATAは、光ディスクに記録したデータを 示し、INCは、ランダムデータ、T2は、1100の 繰り返し、T6は、11111100000の繰り返 しである。実験では、図17に示すように、これらIN C、T2、T6のデータにVFO, SYNC, RESY NCを付加してデータ列を生成し、レーザービームの光 **量を切り換えてこのデータ列を光ディスクに記録した。** 【0016】WRPWは、このデータ列の記録に使用し たレーザービームの光量を示し、OPTは、最適光量に よる場合を示し、LOWは、最適光量より極端に少ない 光量による場合を示し、HIGHは、最適光量より極端 に大きな光量による場合を示す。

【0017】 このようにして光ディスクに記録したデータを再生して、元のデータと比較した場合におけるビット誤りの数がBit Errorであり、48000ビット中に何個のビット誤りが発生したかを示す。また元のデータと比較して誤りの発生したバイト数がByteErrorであり、4000バイトの中に何バイトの

50

誤りが発生したかを示す。

【0018】なお1バイトが12ビットになるのは、RLL(1,7)変換によって、1バイトのデータが8ビットから12ビットに変換されるためである。またNRZI変換したことにより、このシュミレーションにおいては、ランダムノイズにより1つのビット誤りが発生すると、その近傍でも1つのビット誤りが発生することにより、1又は2のビット誤りに対して1つのバイト誤りが発生する。これに対してバーストエラーが発生した場合には、ビット誤りが連続することにより、ビット誤りが多い割りにはバイト誤りが少なくなる。

【0019】このような点を考慮してシュミレーション結果を検討すると、光量LOWの場合におけるデータINCと、光量LOWの場合におけるデータT6とでは、バイト誤りに対して2倍以下のビット誤りが発生していることにより、この場合は、ランダムエラーによるビット誤り、バイト誤りが発生したと判断することができる。これに対して光量HIGHにおけるデータINCと、光量HIGHにおけるデータT6とでは、バーストエラーが含まれていることがわかる。

【0020】図18は、これら光量HIGHにおけるデータINC及びデータT6の部分から得られる再生信号RFと、この再生信号RFとの対比によりピット誤りを示す信号波形図である。この再生信号RFは、等化器3の出力端におけるもので、光量HIGHにおけるデータINCについては、ピット誤りの発生した前半部分(図18(A1)及び(A2))と、後半部分(図18(B1)及び(B2)とを個別に示す。また光量HIGHにおけるデータT6については、ビット誤りの発生した部分(図18(C1)及び(C2))だけを示す。この再30生信号RFとピット誤りとの対比により、光量HIGHにおけるデータINCでは、2箇所でバーストエラーが発生し、光量HIGHにおけるデータT6では、1箇所でバーストエラーが発生していた。

【0021】さらにこのようなパーストエラーの発生箇所では、同期パターンSYNC、RESYNC間で、データ数が1ビット減少しており、これによりパーストエラーによるビットスリップの発生を確認することができた。

【0022】このようにして得られた再生データをさらに元のデータと詳細に比較したところ、ビットスリップの発生箇所を除いて、正しい論理レベルに保持されたビットがビットスリップにより正しい位置より変位して連続し、これにより正しくデータ再生することが困難なことが分かった。

【0023】このようなビットスリップが発生した場合でも、再生データの誤りを低減することができれば、その分光ディスクの記録密度を向上できると考えられる。またECCデコーダ13の誤り訂正能力を軽減して、その分高速度で再生データD3を処理できると考えられ

る。

【0024】本発明は以上の点を考慮してなされたもので、ビットスリップによる再生データの誤りを低減することができるデータ再生装置、データ伝送方法、データ伝送装置及びデータ記録媒体を提案しようとするものである。

6

[0025]

【課題を解決するための手段】かかる課題を解決するため本発明においては、データ再生装置において、入力信10 号より生成したクロックの位相のずれを検出して、位相誤差検出結果を出力する位相誤差検出手段と、この位相誤差検出結果に基づいて、データの欠落及び又は増加を示すビットスリップ検出信号を出力する判定手段とを備えるようにする。

【0026】またデータ伝送方法及びデータ伝送装置において、伝送に供するデータを所定のプロック単位に分割し、各プロックの前後にタイミング検出用の基準データを配置して伝送する。

【0027】さらにデータ記録媒体において、伝送に供するデータを所定のブロック単位に分割し、各ブロックの前後にタイミング検出用の基準データを配置して記録する

【0028】データ再生装置において、入力信号より生成したクロックの位相のずれを検出すれば、この位相のずれの急激な変化等に基づいて、データの欠落及び又は増加を判定することができる。これにより位相誤差検出結果に基づいて、データの欠落及び又は増加を示すビットスリップ検出信号を生成すれば、このビットスリップ検出信号を基準にして種々の処理を実行して、ビットスリップによる誤りを低減することができる。

[0029] またデータ伝送方法及びデータ伝送装置において、伝送に供するデータを所定のプロック単位に分割し、各プロックの前後にタイミング検出用の基準データを配置すれば、最後尾のブロックについても、データの欠落及び又は増加を判断することができる。

【0030】さらにデータ記録媒体において、同様に、伝送に供するデータを所定のブロック単位に分割し、各ブロックの前後にタイミング検出用の基準データを配置して記録すれば、再生の際に、最後尾のブロックについても、データの欠落及び又は増加を判断することができ、記録媒体の欠陥等による誤りを低減することができる。

[0031]

【発明の実施の形態】以下、適宜図面を参照しながら本 発明の実施の形態を詳述する。

【0032】図1は、本発明の実施の形態に係る光ディスク装置を示すプロック図である。なお以下に述べる実施の形態において、図11~図18について上述した従来構成と同一の構成は対応する符号を付して示し、重複50 した説明は省略する。

30

50

7

【0033】ここでこの光ディスク装置20の再生対象である光ディスクは、図2に示すセクタ構造によるデータが、RLL(1,7)変調及びNRZI変調により変調されて記録されるようになされている。

【0034】ここで各セクタは、先頭にPLL同期用の基準データVFOが割り当てられ、続いて同一データ量に保持された複数のブロックが配列される。各ブロックは、タイミング検出用の同期パターンSYNC、RESYNCに続いて記録に供するユーザーデータが割り当てられる。さらにこのセクタは、最後尾のブロックに続いて、各ブロックに割り当てたと同一の同期パターンRESYNCが割り当てられるようになされ、これにより同期パターンSYNC、RESYNC間においては、ユーザーデータのビット数が等しくなるようになされている。

【0035】これによりこの光ディスクは、再生時、各プロックの前後に配置された同期パターンを基準にして、各プロックの開始及び終了のタイミングを検出できるようになされ、さらに検出したこのタイミングを基準にして再生されたデータ数を検出できるようになされている

【0036】この光ディスク装置1において、再生データ検出回路21は(図1)、この光ディスク装置1における記録再生系の特性であるパーシャルレスポンス

(1, 2, 1) に対応した等化特性により再生信号RFを波形等化した後、再生クロックCK及び再生データD1を生成する。さらに再生データ検出回路21は、再生クロックCKを基準にして再生信号RFの信号レベルを監視することにより、この再生データD1のピットスリップを検出してビットスリップ検出信号BSを出力する。

[0037] 図3は、この再生データ検出回路21を示 PHERR= (c001-c100) + (c011-c110)

【0042】 ここで位相誤差の説明のために、振幅レベル c011、c110、c100, c001 を再生信号 RF上でプロットすると、図5 に示すような関係になる。 すなわち再生信号 RF に対して識別点の位相が正しい場合(図5 (A))、それぞれ c011 = c110、c100 = c001 の関係が成立する。これにより

(1)式において、位相誤差PHERR=0の関係が成 40立する。

【0043】 これに対して再生信号RFに対して識別点の位相が遅延した場合(図5(B))、それぞれc011<c110、c100>c001の関係が成立し、これにより(1)式において、位相誤差PHERR<0の関係が成立する。

【0044】 これとは逆に再生信号RFに対して識別点の位相が進んだ場合(図5 (C))、それぞれc011 > c110、c100 < c001 の関係が成立し、これにより(1)式において、位相誤差PHERR > 0 の関

すブロック図である。この再生データ検出回路 2 1 において、シフトレジスタ 2 2 は、アナログディジタル変換回路 1 6 より出力されるディジタル再生信号 S D を遅延して、ディジタル識別器 1 7 より出力される再生データ D 1 に対応したタイミングにより出力する。

【0038】位相誤差計算回路23は、このシフトレジスタ22より出力されるディジタル再生信号SDの信号レベルに基づいて、識別点の位相誤差を計算する。ここで識別点とは、再生信号RFの信号レベルにより再生データの論理レベルを判定する時点を意味する。従ってこの実施の形態においては、再生クロックCKにより再生信号RFをディジタル信号に変換するタイミングが再生信号RFに対する識別点になる。

【0039】RLL(1, 7) 変調及びNRZI 変調により変調されたデータ列をパーシャルレスポンス(1, 2, 1) の伝送系を介して受信する場合、最小反転振幅は、値2となる。この場合、再生データa $\{k\}$ に対応する再生信号RFの振幅レベルc(k-1, k, k+1) は、前後の再生データをa $\{k-1\}$ 、a $\{k+1\}$ とおいて、図4に示す6種類により示すことができ

【0040】位相誤差計算回路23は、再生データD1を監視し、ディジタル再生信号SDより振幅レベルc011、c110、c100、c001を検出する。位相誤差計算回路23は、これら4つの振幅レベルc011、c110、c100、c001を保持し、新たに検出した振幅レベルc011、c110、c100、c001により、保持した対応する振幅レベルc011、c110、c100、c001を更新すると共に、次式の演算処理を実行して位相誤差PHERRを検出する。

P #44 - 1

【数1】

..... (1)

係が成立する。

[0041]

【0045】 さらにこれらの場合に、再生信号RFに対する位相の変位が大きくなると、(1) 式の位相誤差PHERRは、識別点の変化方向に対応して、正又は負側に大きく変位することになる。

[0046] 図6は、この位相誤差PHERRの実測データであり、時点 t においてビットスリップが発生した場合、位相誤差PHERRの値が大きく変化していることが分かる。なおこの図6は、図16について上述した光量HIGHで記録したデータT6について実行した位相誤差PHERRの実測データである。これにより再生データ検出回路21では、この位相誤差PHERRが大きく変化した場合にビットスリップが発生したと判断して、ビットスリップ検出信号BSを出力する。

[0047] すなわち位相誤差微分回路24は(図3)、この位相誤差計算回路23で計算したPHERR(k)より、次式の演算処理を実行し、位相誤差の微分

値PHDIF(k)を検出する。

[0048]

PHDIF[k]=PHERR[k]-PHERR[k-1]

【0049】絶対値比較回路25は、位相誤差の微分値 PHDIFを絶対値化した後、予め設定されたビットス リップしきい値26と比較し、これにより位相誤差PH ERRの値が所定値以上大きく変化するとビット誤りが 発生したと判断して、ビットスリップ検出信号BSの論 理レベルを立ち上げる(図6(C))。

【0050】ビットスリップ補償回路30は(図1)、このようにして検出されたビットスリップ検出信号BSに基づいて、クロック乗せ換え回路7より出力される再生データD2のビット数を補正し、これによりビットスリップによるパイト誤りを低減する。

【0051】図7は、このビットスリップ補償回路30

を詳細に示すブロック図である。このビットスリップ補 償回路30において、FIFO31は、順次入力される 再生データD2を1プロック(図2)の期間だけ遅延し て出力する。ビット数が減少していて、ビットスリッピ ュが発生した場合、FIFO31は、FIFO制御回路 20 32より出力される読み出し禁止信号/REにより、再 生データD2の読み出しを中止し、これにより続くFI FO33に対して、同一データを繰り返して供給する。 【0052】これによりFIFO31は、ピットスリッ プにより1つのブロックで再生データD2のビット数が 減少した場合、この減少したビット数を補なうになされ ている。すなわち図18について上述したように、ビッ トスリップの近傍以外において、再生データは、正しい 振幅レベルに維持されたビットが所定位置より変位して 連続していることにより、このようにビット数を補うよ 30 うにすれば、ビットスリップに続くデータ列において は、シリアルデータである再生データD2を正しく区切 って、パラレルデータである再生データを生成すること ができ、これによりバイト誤りを低減することができ

【0053】続くFIFO33は、FIFO31より出力される再生データD2を順次入力して、続く同期検出回路8に出力する。ビット数が増大していて、ビットスリッピュが発生した場合、FIFO33は、FIFO制御回路32より出力される書き込み禁止信号/WEによ40り、再生データD2の入力を中止する。これによりFIFO33は、FIFO31とは逆に、ビットスリップにより再生データD2のビット数が増大した場合、この増大したビット数を補うになされている。

【0054】このためにビットスリップ補償回路30 は、シフトレジスタ35及び比較器36において、再生 データD2より同期パターンSYNC、RESYNCを 検出し、これにより、再生データD2におけるブロック 間の切れ目を検出し、さらにカウンタ37により各ブロ ックにおける再生データD2のビット数をカウントす 【数2】

..... (2)

10

る。

【0055】すなわちシフトレジスタ35は、図8に示すように、シリアルクロックSCK(図8(A))に同期して動作し、順次入力される再生データD2を順次ビットシフトして保持すると共に、同期コードSYNC、RESYNCに対応したパラレルデータにより出力する。比較器36は、このシフトレジスタ35の出力データと、同期コードSYNC、RESYNCとを比較し、これらが一致するとき、タイミング検出信号TS(図8(B))の論理レベルを立ち上げる。

【0056】カウンタ37は、タイミング検出信号TS の論理レベルが立ち下がると、所定のプリセットデータ DPをロードし、このロードした値より、再生データD 2に同期したシリアルクロックを順次カウントする。こ れによりカウンタ37は、再生データD2の各プロック について、再生データD2のピット数をカウントする。 【0057】ここでこのプリセットデータDPは、図2 について上述した1ブロックのビット数に対して、補数 のデータが割り当てられるようになされている。これに よりカウンタ37は、再生データD2のビット数が正し いピット数に保持されている場合、タイミング検出信号 TSの論理レベルが立ち上がった時点で、値0のカウン ト値IC(図8(C))を出力するようになされてい る。これに対して再生データD2のビット数が減少して いる場合、タイミング検出信号TSの論理レベルが立ち 上がった時点で、減少したピット数を示す負のカウント 値 I Cを出力し、これとは逆に再生データD 2 のビット 数が増大している場合、タイミング検出信号TSの論理 レベルが立ち上がった時点で、増大したビット数を示す 正の値のカウント値ICを出力するようになされてい

 $[0\ 0\ 5\ 8]$ なお図 8 においては、1 ブロックのビット数が $0\ x\ 4\ 0$ ビットの例であり、これに対応してプリセットデータD P が $0\ x\ B\ 1$ の場合である。

【0059】FIFO38は、ビットスリップ検出信号BSを遅延して、FIFO31より出力される再生データD2に対応したタイミングで出力する。

【0060】 F I F O 制御回路 3 2 は、タイミング検出信号 T S が立ち下がるタイミングでカウンタ 3 7 のカウント値をロードし、内部のカウンタのカウント値 I I C をこのロードしたカウント値にセットする(図 8

(D))。さらにビットスリップ検出信号BS(図8

(E)) が立ち上がると、この内部のカウンタのカウント値 IICに応じて、FIFO31又は33に読み出し禁止信号/RE又は書き込み禁止信号/WE(図8

(F)、(G))を出力し、これにより同期パターンS50 YNC、RESYNC間で再生データD5のピット数が

所定値になるように、再生データD2のビット数を補正すると共に、内部カウンタのカウント値IICを更新する。

【0061】図9は、このFIFO制御回路32の処理手順を示すフローチャートである。FIFO制御回路32は、シリアルクロックSCKの周期で、この処理手値を実行し、これにより再生データD2のピット数をする。すなわちFIFO制御回路32は、ステップSP2に移り、タイミング検出信号TSが立ち下がったか否か判定することにより、再生データD2に同期パターンが到来したか否か判断する。ここステリプSP3に移り、カウンタ37よりカウント値を内部カウンタにセットする。

【0062】続いてFIFO制御回路32は、ステップSP4に移り、ここでFIFO31及び33に出力する読み出し禁止信号/RE及び書き込み禁止信号/WEをそれぞれ読み出し可能及び書き込み可能な状態にセットした後、ステップSP5に移ってこの処理手順を終了する。これによりFIFO制御回路32は、FIFO31より同期パターンを出力する場合には、この同期パターンのビット数を何ら操作することなく、FIFO33を介して出力する。

【0063】これに対して同期パターンが到来していない場合、ステップSP2において否定結果が得られることにより、FIFO制御回路32は、ステップSP6に移る。ここで、FIFO制御回路32は、ビットスリップ検出信号BSの信号レベルリップ検出信号BSの信号レベルリップが大きにより、ビットスリップ検出でで否定結果が得られる。ここで否か判断する。ここで否定結果が得られるが発生したか否が判断する。ここで否定結果が得られるりと、FIFO制御回路32は、FIFO制御回路32は、FIFO31した後、ステップSP5に移ってこの処理手順を終ってものの出たりFIFO制御回路32は、FIFO31より出力さる。これによりFIFO制御回路32は、FIFO31より出力さる。

【0064】 これによりFIFO制御回路 32は、ピットスリップが検出されない場合、ステップSP1-SP2-SP6-SP4-SP5の処理手順を繰り返し、FIFO 31に入力される再生データD2を順次FIFO 33より出力する。

【0065】これに対してビットスリップが発生した場合、FIFO制御回路32は、ステップSP6において肯定結果が得られることにより、ステップSP7に移る。ここでFIFO制御回路32は、内部カウンタのカウント値IICが、正、負、0の何れか判定する。ここで1つのブロック内で、ビット数を増大するビットスリップが発生した場合、内部カウンタのカウント値IIC

は、正の値に保持されていることにより、FIFO制御 回路32は、ステップSP8に移る。

【0066】ここでFIFO制御回路32は、FIFO31及び33に出力する読み出し禁止信号/RE及び書き込み禁止信号/WEをそれぞれ読み出し可能及び書き込み禁止の状態にセットする。これによりFIFO制御回路32は、ビットスリップにより増大した再生データD2のビット数を1ビット減少させる。さらにFIFO制御回路32は、内部カウンタのカウント値IICをデクリメントし、再生データD2のビット数を1ビット減少させた分、内部カウンタのカウント値IICを更新し、続いてステップSP5に移ってこの処理手順を終了する。

【0067】 これによりFIFO制御回路32は、1つのプロックにおいて、複数回のビットスリップにより再生データD2のビット数が複数ビット増大している場合、内部カウンタのカウント値IICが値0になるまで、ビットスリップが検出される毎に、ステップSP1-SP2-SP6-SP7-SP8-SP5の処理手順を繰り返し、これにより1ブロックのビット数が所定数になるように、再生データD2のビット数を補正する。【0068】 これに対してビット数の減少するビットスリップが発生した場合、内部カウンタのカウント値IICは、負の値に保持されていることにより、FIFO制御回路32は、ステップSP9に移る。

【0069】ここでFIFO制御回路32は、FIFO31及び33に出力する読み出し禁止信号/RE及び書き込み禁止信号/WEをそれぞれ読み出し禁止及び書き込み可能の状態にセットする。これによりFIFO制御回路32は、ビットスリップにより減少した再生データD2のビット数を1ビット増大させる。さらにFIFO制御回路32は、内部カウンタのカウント値IICをインクリメントし、再生データD2のビット数を1ビット増大させた分、内部カウンタのカウント値IICを更新し、続いてステップSP5に移ってこの処理手順を終了する。

【0070】これによりFIFO制御回路32は、1つのプロックにおいて、複数回のピット増大している場生データD2のピット数が複数ピット増大している場合、内部カウンタのカウント値IICが値0になるFPロットスリップが検出される毎に、ステップ型理手で、ピットスリップが検出される毎に、ステッの処理手定を繰り返し、これにより1プロックのピット数を補正に、再生データD2のピット数を補正で、に0071】これに対して、1つのプロック内で、するピットスリップとが等しい数だけ発生した場合、ットスリップとが等しい数だよらに、アントスリップとが等しい数だけ発生した場合、1プロックのピットスリップとが等しい数に保持されているにも保わらず、ピットスリップ検出信号BSの信号レベルが立ち上がる

合がある。

【0072】このような場合、FIFO制御回路32 は、内部カウンタのカウント値が値0に保持されている ことにより、ステップSP7よりステップSP4に移 り、ここでFIFO31及び33に出力する読み出し禁 止信号/RE及び書き込み禁止信号/WEをそれぞれ読 み出し可能及び書き込み可能の状態にセットした後、ス テップSP5に移ってこの処理手順を終了する。これに よりFIFO制御回路32は、ビットスリップが検出さ れた場合でも、1プロックのピット数が所定数に保持さ れている場合は、ビット数を何ら操作することなく、F IFO31に入力された再生データD2をFIFO33 より出力する。

【0073】以上の構成において、この光ディスク装置 20 (図1) で再生される光ディスクは、記録に供され るデータが所定ブロックで分割された後(図2)、各ブ ロックの前後にタイミング検出用の基準データである同 期パターンSYNC又はRESYNCが配置され、これ らの先頭に、PLL同期用の基準データVFOが割り当 てられて1つのセクタが形成され、このセクタ構造によ りユーザーデータが記録される。これにより再生時、同 期パターンSYNC又はRESYNCのタイミングを検 出して、各ブロックの再生データ量を検出できるように なされている。特に、この実施の形態においては、最後 尾のブロックについても、他のブロックと同様に、再生 データ量を検出できるようになされている。

【0074】さらに光ディスクは、このようにして形成 されたセクタ構造のデータが、RLL(1,7)変調及 びNRZI変調により変調されて記録される。

【0075】このようにしてデータが記録された光ディ スクは(図1)、光ディスク装置20において、光ピッ クアップより出力される再生信号RFが再生データ検出 回路21に入力される。ここで再生信号RFは、等化器 3により波形等化された後、コンパレータ4において2 値化信号S1に変換される。さらに再生信号RFは、こ の2値化信号S1によりPLL回路5において再生クロ ックCKが生成され、この再生クロックCKのタイミン グによりアナログディジタル変換回路16でアナログデ ィジタル変換処理され、ディジタル再生信号SDに変換 される。さらに再生信号RFは、このディジタル再生信 40 号SDが、ディジタル識別器17において処理され、再 生データD1が生成される。

【0076】このようにしてディジタル識別器17にお いて、再生信号RFを識別して再生データD1を生成す るにつき、この再生信号RFを識別するタイミングであ る再生クロックCKのタイミングが再生信号RFの振幅 レベルを基準にして位相誤差計算回路23で計算され る。すなわち振幅レベルc011、c110、c10 0、c001が位相誤差計算回路23で検出され、これ ら4つの振幅レベルにより(1)式の演算処理が実行さ 50 り、各プロックにおけるビット数の増減値がFIFO制

れる.

【0077】これにより再生データD1は、再生信号R Fの信号レベルを基準にして、再生信号RFより生成し た再生クロックCKの位相のずれが検出され、このずれ 検出結果である位相誤差PHERRにより、再生信号R Fに対する位相のずれが検出される。

【0078】かくするにつき、光ディスクにおいては、 一般にPLL用の基準データVFOが短い期間により記 録されていることにより、このような光ディスクを再生 する光ディスク装置において、PLL回路5は、この短 い期間でロックするように、充分な利得に設定されるよ うになされている。従って光ディスク装置においては、 その分光ディスクの欠陥等により、PLL回路5のロッ クが外れる場合があり、このような場合には、位相誤差 PHERRが増大し、また位相誤差PHERRが急激に 変化することになる。

【0079】これにより再生データD1は、続く位相誤 差微分回路24において、(2)式の演算処理が実行さ れ、これにより位相誤差PHERRの変化を示す位相誤 20 差の微分値PHDIFが計算される。さらにこの位相誤 差の微分値PHDIFが所定のしきい値26と比較さ れ、これにより位相誤差PHERRの急激な変化が検出 されて、ビットスリップが検出される。

【0080】再生データD1は(図1)、続くクロック 乗せ換え回路 7 において、再生クロック C K に同期した タイミングが、この光ディスク装置20の内部クロック であるシリアルクロックSCKに同期したタイミングに 補正された後、ビットスリップ補償回路30に入力され る。

【0081】このビットスリップ補償回路30において (図7)、再生データD2は、所定のビット数のパラレ ルデータに変換されて同期コードSYNC、RESYN Cと比較されることにより、同期パターンのタイミング が検出される。さらにカウンタ37において、このタイ ミング検出結果であるタイミング検出信号TSを基準に して、シリアルクロックSCKがカウントされることに より、各ブロックのビット数が検出される。このときカ ウンタ37において、1ブロックのビット数を補数で表 現したプリセットデータDPからシリアルクロックSC Kがカウントされることにより、ビット数の増減値を示 すカウント値 I Cが検出される。

【0082】再生データD2は、FIFO31、33を 介して続く同期検出回路8に出力される。このとき再生 データD2は、FIFO31、38等により、タイミン グ検出信号TS、カウント値IC、ビットスリップ検出 信号BSとの間で、相互にタイミングの一致が図られ る。さらに再生データD2は、タイミング検出信号TS を基準にして、同期パターンのタイミングでカウント値 ICがFIFO制御回路32にロードされることによ

50

御回路32に設定される(図8、図9)。

【0083】さらに再生データD2は、ビットスリップ検出信号BSが立ち上がる毎にFIFO制御回路32にロードされたカウント値が値0になるように、このウント値がインクリメント、又はデクリメメを表が切り換えられ、又はデクリメリップの発生箇所でビット数が増加がが増加されて各プロックにおけるビット数が増加を対している場合は、サーチの発生箇所で、FIFO31の読み出し動作がが増大している場合は、ビットが補正される。ビットスリップの発生箇所で、ビットが増大している場合は、ビットが連正される。

【0084】このとき再生データD2は、FIFO制御回路32にセットしたカウンタ37のカウント値ICを基準にして、各プロックのビット数が所定ビット数になるように補正されることにより、ビットスリップを誤検 20出した場合、ビットスリップが連続した場合等にあっても、各プロックのビット数が正しいビット数に補正される。

【0085】これにより再生データD2は、ビットスリップの発生箇所以降において、正しい論理レベルに保持されているにも係わらず、正しい位置より変位してビット誤りを発生する各ビットが、正しい位置に配置され、ビット誤りが低減される。

【0086】さらに再生データD2は、ビットスリップの発生箇所において、このビット数が補正されていることにより、その分ビットスリップの発生した同一ブロック内において、ビット誤りの確率を低減することができる。

【0087】再生データD2は、続く同期検出回路8においてパラレルデータに変換される際に、ビットスリップの発生箇所以降のシリアルデータが、正しく区切られてパラレルデータに変換された後、記録変調デコーダ12により復号される。このとき再生データは、ビッタ位というの発生箇所以降において、正しい位置より変位して連続する各ビットが、正しい位置に補正されているとにより、正しい区切りによりパラレルデータに、バイといた後、復号される。これにより再生データは、バイ、誤り訂正処理される際に、その分ECCデコーダ13の負担も低減される。

【0088】かくするにつき図10は、図16について上述した場合と同一条件による再生データのピット誤り、バイト誤りの検出結果を示す図表である。この場合、下線付けにより示したように、光量H1GHにおけるデータ1NC及びT6において、格段的にピット誤

り、バイト誤りを低減できることが分かった。

【0089】以上の構成によれば、再生信号RFの振幅レベル c 0 0 1、 c 1 0 0、 c 0 1 1、 c 1 1 0 に基づいてクロックの位相ずれを検出し、この位相ずれよりビットスリップを検出したことにより、このビットスリップの検出結果に基づいてビットスリップによるビットの増減を補正して、ビットスリップによる誤りを低減することができる。

【0090】すなわち同期パターンを基準にして各プロックのピット数を検出し、各プロックのピット数が所定値になるように、ピットスリップの発生箇所でピット数を補正することにより、再生データのピット数を補正いたことにより、ビットスリップの発生箇所以降において、正しい論理レベルに保持されているにも係わらず、正しい位置より変位してピット誤りを発生する各ピットを、正しい位置に配置することができる。またECCデコーダの負担を軽減することができる。またECCデコーダの処理速度を高速度化し、さらにはECCデコーダの構成を簡略化することができる。

【0091】また記録時、ユーザーデータを各ブロックで区切り、各ブロックの前後に同期パターンSYNC、RESYNCを配置することにより、各セクタの最後尾のブロックについても、ビット数を検出することができ、その分ビット誤りを低減することができる。

【0092】さらにこのとき補数表現のプリセットデータより再生データのビット数をカウントしたことにより、簡易にビット数の増減を検出することができる。さらにこの検出したビット数の増減を基準にして、FIFO31及び33の動作を制御してビット数を補正したことにより、簡易な制御によりビット数を補正することができる。

【0093】なお上述の実施の形態においては、位相誤差の微分値PHDIFを検出し、この微分値PHDIFを所定のしきい値と比較してピットスリップを検出する場合について述べたが、本発明はこれに限らず、位相誤差PHERRを直接基準値と比較してピットスリップを検出してもよい。このようにすれば、その分再生データ検出回路21の構成を簡略化することができる。なおこの場合、位相誤差PHERRの平均値が値0になるように、識別点位相を制御しておく必要がある。

【0094】また上述の実施の形態においては、再生クロックを基準にして再生信号RFの振幅レベルを検出することにより、位相誤差PHERRを検出する場合について述べたが、本発明はこれに限らず、例えば再生クロックより周波数の高い高速クロックにより再生クロックの周期を時間計測し、これにより位相誤差PHERRを検出してもよい。このようにすれば、再生信号に混入するノイズの影響を回避して位相誤差PHERRを検出することができ、位相誤差PHERRの検出精度を向上す

ることができると考えられる。

【0095】さらに上述の実施の形態においては、ビットスリップの発生箇所で順次ピット数を1ピットづつ補正する場合について述べたが、本発明はこれに限らず、1つのピットスリップ発生箇所で、各プロック内で増減したピット数をまとめて補正してもよい。この場合に、各プロックで最初に発生したビットスリップの箇所でまとめて補正してもよく、さらには各プロックの最後で発生したビットスリップの箇所でまとめて補正してもよい。

【0096】さらに上述の実施の形態においては、最後 尾のブロックについても末尾に同期パターンRESYN Cを配置する場合について述べたが、本発明はこれに限 らず、実用上充分な誤り訂正能力を確保することができ る場合等にあっては、この末尾の同期パターンRESY NCを省略した場合にも広く適用することができる。

【0097】また上述の実施の形態においては、PLL変調及びNRZI変調により記録したデータを再生する場合について述べたが、本発明はこれに限らず、種々の変調方式により記録したデータを再生する場合に広く適 20用することができる。

【0098】さらに上述の実施の形態においては、本発明を光ディスク及び光ディスク装置に適用してパーシャルレスポンス(1,2,1)の伝達特性により伝送されたデータを再生する場合について述べたが、本発明はこれに限らず、微分系等の種々の伝達特性により伝達されたデータを再生する場合に広く適用することができる。

[0099]

【発明の効果】上述のように本発明によれば、再生信号を識別するタイミングのずれを検出し、この検出結果に 30 基づいてデータの欠落及び又は増加を検出すること等により、正しい論理レベルに保持されているにも係わらず、ビットスリップにより正しい位置より変位した各ビットを正しい位置に配置することができ、これによりビットスリップによるデータの誤りを低減することができる。

【図面の簡単な説明】

【図1】本発明の実施の形態に係る光ディスク装置を示すプロック図である。

【図2】図1の光ディスク装置に適用される光ディスク 40 の記録フォーマットを示す略線図である。

【図3】図1の再生データ検出回路を示すブロック図である。

【図4】図3の再生データ検出回路の動作の説明に供する図表である。

18

【図 5 】図 3 の再生データ検出回路における位相ずれ検 出の説明に供する信号波形図である

【図 6 】 図 3 の再生データ検出回路における位相ずれの 検出結果を示す信号波形図である。

【図7】図1の光ディスク装置におけるビットスリップ 補償回路を示すブロック図である。

【図8】図7のピットスリップ補償回路におけるFIF 10 〇制御回路の動作の説明に供するタイムチャートであ

【図9】図7のビットスリップ補償回路におけるFIF 〇制御回路の処理手順を示すフローチャートである。

【図10】図1の光ディスク装置における再生結果を示す図表である。

【図11】従来の光ディスク装置に適用される光ディスクの記録フォーマットを示す略線図である。

【図12】従来の光ディスク装置を示すブロック図である。

20 【図13】図12の光ディスク装置に適用される再生データ検出回路を示すプロック図である。

【図14】図12の光ディスク装置に適用される同期検 出回路を示すブロック図である。

【図15】従来の光ディスク装置に適用される他の構成 による再生データ検出回路を示すプロック図である。


【図16】従来の光ディスク装置における再生結果を示す図表である。

【図17】図16の再生結果の検出に使用されたデータを示す図表である。


) 【図18】図16の再生結果において誤りの発生箇所に おける再生信号を示す信号波形図である。

【符号の説明】

1、20……光ディスク装置、2、15、21……再生データ検出回路、3……等化器、4、……コンパレータ、5……PLL、8……同期検出回路、9、22、35……シフトレジスタ、12……記録変調デコーダ、13……ECCデコーダ、16……アナログディジタル変換回路、17……ディジタル識別器、23……位相誤差計算回路、24……位相誤差微分回路、25……絶対値比較回路、30……ビットスリップ補償回路、31、33、38……FIFO、32……FIFO制御回路、36……比較器、37……カウンタ



【図3】




RESYNC


DATA

[図4]


	DATA	振幅レベル]	
a [k-1]	a [k]	a [k+1]		(A)
0	0	0	0000	100
o	0	1	c001	
0	1	1	c011	
1	0	0	c100	ŀ
1	1	0	c110	
1	1	1	c111	(B)

【図5】






(C)





SYNC


【図6】





【図11】











【図17】

														_										1.73		*	
56	66	65	66	66	66	66	65	66	66	66	66	66	66	66	66	66	66	66	66	66	66	65	66	ز آ	ں ر	 EU	
56	66	66	66	66	66	66	66	56	66	66	66	66	66	66	66	66	66	66	66	66	66	66	66	7.4	•		
		66						66	66	66	66	66	66	66	66	66	66	FTC	70	3C	78	FC	73	<u>i</u>	_ s	YNC 😅	
		73						81	C7	90	7C	33	10	CC	31	9¢	E3	CE.	10	C1	CC	63	30	٠ ر			
30	E 3	OC	30	63	03	ÇO	E3	F3	CO	63	FC	30	E3	CC	3E	63	E3	C1	E3	C1	9E	EQ	3E	7	R	ESYNC	
9E	19	CI	90	66	38	38	E7	BF	C6	67	98	39	E7	81	87	98	78	33	18	30	31	98	18				
31	E7	C1	83	98	38	30	ΕO	70	30	60	67	CO	EO	7E	07	9F	87	C3	1F	CC	1F	EO	3E	7-	R	ESYNÇ	
01	9F	E7	CI	E0	3E	03	9F	Ç7	E7	1E	70	19	9E	67	E6							1F		_			
		E7						38	OF	1F	0F	FΟ	60	F8	15	ΙE	0F	ΕO	61	FC	1F	E0	31	7-	Ri	ESYNC	
		30						ÇI	E3	9E	38	C7	33	BF	39	CC	67	39	F3	80	C7	CC	78	_			
		CF						3F	33	CC	C7	30	CC	FÔ	CF	CC	F8	CO	CC	30	ηE	EO	31	}~	RI	ESYNC	
		07										C3										F9					
		78			-			E7	8E	07	3F	8C	38	C7	8F	38	F0	70	38	FC	٦Ē	EQ	3F	\vdash	RI	ESYNC	
		F0										9E				39	C7	87	38	70	79	C7	98				
79	F8	7 <i>F</i>	87	C7	87	83	38	30	7E	38	18	7E	70	CO	7C	38	38	F8	ĈF	8¢	1E	E0	3F	<u>}~</u>	RI	ESYNC	